1 | A Custom RISC-V Based SOC Chip for Commodity Barcode Identification | IEEE Access 2024-04 | SCI期刊 | 通讯 |
2 | SH-GAT: Software-hardware co-design for accelerating graph attention networks on FPGA | ELECTRONIC RESEARCH ARCHIVE 2024-03 | SCI期刊 | 1 |
3 | 基于图像识别条形码模块硬件实现 | 广西大学学报(自然科学版)2022-08 | 二类核心 | 通讯 |
4 | RISC-V处理器芯片的电源网络设计 | 贵州大学学报(自然科学版) 2022-08 | 二类核心 | 通讯 |
5 | DMSA在时序签核中的应用 | 电子技术应用, 2021-11 | 二类核心 | 通讯 |
6 | 微处理器芯片的层次化综合与物理设计 | 有线电视技术 2019年 | 二类核心 | 通讯 |
7 | 可逆逻辑加法器电路实现 | 贵州大学学报(自然科学版)2018-08 | 二类核心 | 1 |
8 | 基于随机扰动的FM算法优化 | 电子技术 2018年 | 其它 | 通讯 |
9 | 优化芯片面积的标准单元库改进 | 福州大学学报(自然科学版) 2017-02-28 | 二类核心 | 1 |
10 | A Sparse Tree Adder with Carry-select Designed by reversible logic | 2016 International Conference On Communication Problem-Solving (ICCP) | EI | 1 |
11 | Full-Custom Design and Implementation of High-Performance Multiplier | 2013 Trans Tech Publications | EI | 独立撰编写 |
12 | 32×32高性能乘法器的全定制设计 | 福州大学学报(自然科学版) 2012-10 | 二类核心 | 1 |
13 | 64位超前进位对数加法器的设计与优化 | 半导体技术 2010年11月 | 二类核心 | 1 |
14 | 基于MCU的SoC芯片版图设计与验证 | 福州大学学报(自然科学版) 2011年 | 二类核心 | 1 |
15 | 高性能64位并行前缀加法器全定制设计 | 福州大学学报(自然科学版) 2011年 | 二类核心 | 1 |
16 | 基于MCU的SoC芯片版图设计与验证 | 福州大学学报(自然科学版) 2011年 | 二类核心 | 1 |
17 | OFDM系统中FFT处理器芯片的设计 | 微电子学 2010年8月 | 二类核心 | 1 |
18 | OFDM系统中FFT处理器的版图设计 | 福州大学学报(自然科学版) 2010年 | 二类核心 | 1 |